一種FPGA芯片基本單元的設(shè)計(jì)方法
基本信息
| 申請(qǐng)?zhí)?/td> | CN201610080684.X | 申請(qǐng)日 | - |
| 公開(kāi)（公告）號(hào) | CN107038267B | 公開(kāi)（公告）日 | 2021-06-18 |
| 申請(qǐng)公布號(hào) | CN107038267B | 申請(qǐng)公布日 | 2021-06-18 |
| 分類(lèi)號(hào) | G06F30/347;G06F111/04 | 分類(lèi) | 計(jì)算；推算；計(jì)數(shù); |
| 發(fā)明人 | 劉成利 | 申請(qǐng)（專(zhuān)利權(quán)）人 | 京微雅格（北京）科技有限公司 |
| 代理機(jī)構(gòu) | 北京億騰知識(shí)產(chǎn)權(quán)代理事務(wù)所（普通合伙） | 代理人 | 陳霽 |
| 地址 | 100176 北京市大興區(qū)經(jīng)濟(jì)技術(shù)開(kāi)發(fā)區(qū)地盛北街1號(hào)A區(qū)8號(hào)樓401室-11（集中辦公區(qū)） | ||
| 法律狀態(tài) | - | ||
摘要
| 摘要 | 本發(fā)明涉及一種FPGA芯片基本單元的設(shè)計(jì)方法，該方法包括：獲取FPGA芯片的基本單元；獲取所述基本單元輸入輸出端口的時(shí)序約束信息，并根據(jù)所述時(shí)序約束信息完成所述基本單元的內(nèi)部物理設(shè)計(jì)；獲取所述基本單元中要穿過(guò)的金屬線(xiàn)的時(shí)序約束信息，根據(jù)所述金屬線(xiàn)的時(shí)序約束完成所述金屬線(xiàn)布線(xiàn)；對(duì)所述金屬線(xiàn)的布線(xiàn)結(jié)果進(jìn)行仿真；確定所述基本單元為物理上完全獨(dú)立的單元后，并以此產(chǎn)生FPGA芯片的網(wǎng)表；根據(jù)所述網(wǎng)表生產(chǎn)流片。本發(fā)明通過(guò)各個(gè)在物理上獨(dú)立的基本單元，自由組合出滿(mǎn)足不同的需求、尺寸以及適合各種工藝的芯片；進(jìn)而縮短芯片的生產(chǎn)時(shí)間，減少工作量，加快芯片產(chǎn)品上市時(shí)間，進(jìn)而降低成本。 |
