一種集成電路芯片及其阻抗校準(zhǔn)方法
基本信息
| 申請(qǐng)?zhí)?/td> | CN201480001177.1 | 申請(qǐng)日 | - |
| 公開(kāi)（公告）號(hào) | CN105453435B | 公開(kāi)（公告）日 | 2020-05-05 |
| 申請(qǐng)公布號(hào) | CN105453435B | 申請(qǐng)公布日 | 2020-05-05 |
| 分類(lèi)號(hào) | H03K19/0175;H03H11/28 | 分類(lèi) | 基本電子電路; |
| 發(fā)明人 | 麥日鋒 | 申請(qǐng)（專(zhuān)利權(quán)）人 | 京微雅格（北京）科技有限公司 |
| 代理機(jī)構(gòu) | 北京億騰知識(shí)產(chǎn)權(quán)代理事務(wù)所（普通合伙） | 代理人 | 京微雅格（北京）科技有限公司 |
| 地址 | 100083 北京市海淀區(qū)學(xué)院路30號(hào)天工大廈B座20層 | ||
| 法律狀態(tài) | - | ||
摘要
| 摘要 | 本發(fā)明公開(kāi)了一種集成電路芯片及其阻抗校準(zhǔn)方法，包括至少一個(gè)單端結(jié)構(gòu)電路和第一驅(qū)動(dòng)電路，第一驅(qū)動(dòng)電路具有和至少一個(gè)單端結(jié)構(gòu)的驅(qū)動(dòng)電路相同的結(jié)構(gòu)，第一驅(qū)動(dòng)電路包括多個(gè)并聯(lián)的PMOS管和多個(gè)并聯(lián)的NMOS管，多個(gè)并聯(lián)的PMOS管通過(guò)第一節(jié)點(diǎn)和多個(gè)并聯(lián)的NMOS管串聯(lián)，第一節(jié)點(diǎn)提供信號(hào)輸出；該芯片在進(jìn)行阻抗校準(zhǔn)后，確定第一阻抗校準(zhǔn)代碼和第二阻抗校準(zhǔn)代碼，并根據(jù)校準(zhǔn)后的第一阻抗校準(zhǔn)代碼和第二阻抗校準(zhǔn)代碼控制至少一個(gè)單端結(jié)構(gòu)的驅(qū)動(dòng)電路；上述第一參考電壓配置為電源電壓VDD的四分之三，第二參考電壓配置為電源電壓VDD的四分之一。本發(fā)明結(jié)構(gòu)簡(jiǎn)單，可同時(shí)適用于單端信號(hào)輸出和差分信號(hào)輸出，以及適用于寬范圍的電源電壓。 |
