一種基于FPGA的查找表工藝映射方法及查找表
基本信息
| 申請(qǐng)?zhí)?/td> | CN201580001651.5 | 申請(qǐng)日 | - |
| 公開(kāi)（公告）號(hào) | CN107112996B | 公開(kāi)（公告）日 | 2021-06-18 |
| 申請(qǐng)公布號(hào) | CN107112996B | 申請(qǐng)公布日 | 2021-06-18 |
| 分類(lèi)號(hào) | H03K19/17728 | 分類(lèi) | 基本電子電路; |
| 發(fā)明人 | 耿嘉 | 申請(qǐng)（專(zhuān)利權(quán)）人 | 京微雅格（北京）科技有限公司 |
| 代理機(jī)構(gòu) | 北京億騰知識(shí)產(chǎn)權(quán)代理事務(wù)所（普通合伙） | 代理人 | 陳霽 |
| 地址 | 北京市大興區(qū)經(jīng)濟(jì)技術(shù)開(kāi)發(fā)區(qū)地盛北街1號(hào)A區(qū)8號(hào)樓401室-11（集中辦公區(qū)） | ||
| 法律狀態(tài) | - | ||
摘要
| 摘要 | 本發(fā)明涉及一種基于FPGA的查找表工藝映射方法及查找表，所述方法包括以下步驟：確定第一查找表第一輸入信號(hào)的第一數(shù)量N1，以及確定第二查找表第二輸入信號(hào)的第二數(shù)量N2；確定第一輸入信號(hào)與第二輸入信號(hào)中相同類(lèi)型的輸入信號(hào)的個(gè)數(shù)K；若N1+N2?K≤M，則將第一查找表與第二查找表合并生成第三查找表，第三查找表具有第三數(shù)量的輸入端口、第一輸出端口和第二輸出端口。本發(fā)明所提供一種基于FPGA的查找表工藝映射方法及查找表，可以節(jié)約FPGA芯片邏輯資源，提高FPGA芯片最大頻率，降低FPGA芯片的功率，減少FPGA芯片的面積，優(yōu)化FPGA芯片的布局。 |
