支持可重組多核IP的通用處理器及其方法

基本信息

申請?zhí)?/td> CN200910161375.5 申請日 -
公開（公告）號 CN101996156B 公開（公告）日 2013-01-16
申請公布號 CN101996156B 申請公布日 2013-01-16
分類號 G06F15/78(2006.01)I;G06F9/30(2006.01)I 分類 計算；推算；計數(shù);
發(fā)明人 劉大力;曹春春 申請（專利權(quán)）人 北京多思科技工業(yè)園股份有限公司
代理機構(gòu) 中國國際貿(mào)易促進委員會專利商標事務(wù)所 代理人 北京多思科技發(fā)展有限公司;北京多思科技工業(yè)園股份有限公司;北京多思技術(shù)服務(wù)有限公司;北京天宏繹網(wǎng)絡(luò)技術(shù)有限公司;北京南思達科技發(fā)展有限公司;北京多思安全芯片科技有限公司
地址 100080 北京市海淀區(qū)中關(guān)村南大街甲56號方圓大廈B801
法律狀態(tài) -

摘要

摘要 本發(fā)明公開了一種支持可重組多核IP的通用處理器及其方法。該通用處理器包括：多個IP核模塊；指令解析單元，被配置成輸入指令并對指令進行解析，該指令包括至少一個配置域數(shù)據(jù)和至少一個操作域數(shù)據(jù)，該指令解析單元分別輸出配置域數(shù)據(jù)和操作域數(shù)據(jù)；和IP核配置單元。IP核配置單元包括：第一輸入，用于輸入配置域數(shù)據(jù)；多個第二輸入，分別被耦合到多個IP核模塊的輸出；多個第二輸出，分別被耦合到多個IP核模塊的輸入；和第三輸出，被耦合到通用處理器的輸出。IP核配置單元被配置成根據(jù)配置域數(shù)據(jù)來調(diào)整多個第一輸入、多個第二輸出和第三輸出之間的連接方式。多個IP核模塊執(zhí)行基于操作域數(shù)據(jù)的操作。