超結(jié)MOSFET結(jié)構(gòu)及其制造方法

基本信息

申請?zhí)?/td> CN201811187899.7 申請日 -
公開（公告）號 CN109494246B 公開（公告）日 2021-11-02
申請公布號 CN109494246B 申請公布日 2021-11-02
分類號 H01L29/06（2006.01）I;H01L21/336（2006.01）I;H01L29/78（2006.01）I 分類 基本電氣元件;
發(fā)明人 肖曉軍;周宏偉;張園園;徐永年;任文珍 申請（專利權(quán)）人 龍騰半導(dǎo)體股份有限公司
代理機(jī)構(gòu) 西安新思維專利商標(biāo)事務(wù)所有限公司 代理人 李罡
地址 710000 陜西省西安市經(jīng)濟(jì)技術(shù)開發(fā)區(qū)鳳城十二路1號出口加工區(qū)
法律狀態(tài) -

摘要

摘要 本發(fā)明涉及一種超結(jié)MOSFET結(jié)構(gòu)及其制造方法，該方法通過對具有高深寬比超結(jié)結(jié)構(gòu)的P柱進(jìn)行間隔刻蝕，刻蝕后再進(jìn)行N型外延，使被刻蝕的P柱浮置于Pbody下方，為上方的Pbody濃度調(diào)整及閾值電壓調(diào)整提供可優(yōu)化空間，減少pbody間的頸區(qū)電阻。本發(fā)明結(jié)構(gòu)的柵漏電容相對常規(guī)超結(jié)結(jié)構(gòu)偏大，并且隨漏源電壓變化平緩，可有效降低器件的EMI影響，同時(shí)本發(fā)明結(jié)構(gòu)可有效降低器件的Coss,減小Eoss,提升器件工作的轉(zhuǎn)換效率，為閾值電壓及雪崩耐久性的優(yōu)化調(diào)整提供了設(shè)計(jì)和工藝空間。