具有多路輸出通道的集成數(shù)據(jù)處理器

基本信息

申請?zhí)?/td> CN201320188654.2 申請日 -
公開（公告）號 CN203193756U 公開（公告）日 2013-09-11
申請公布號 CN203193756U 申請公布日 2013-09-11
分類號 H04N5/222(2006.01)I;H04N5/268(2006.01)I;H04N5/765(2006.01)I 分類 電通信技術(shù);
發(fā)明人 蔡賢明;黃錦崇 申請（專利權(quán)）人 深圳市安普寶光電子有限公司
代理機(jī)構(gòu) - 代理人 -
地址 518000 廣東省深圳市龍崗區(qū)龍崗街道同樂寶龍工業(yè)區(qū)翠龍二路C幢
法律狀態(tài) -

摘要

摘要 本實(shí)用新型公開一種具有多路輸出通道的集成數(shù)據(jù)處理器，其包括HDMI3D輸入模塊、HDMI解碼模塊、SPDIF解碼輸出模塊和/或COAX解碼輸出模塊、HDMI發(fā)送模塊、HDMI收發(fā)模塊、解碼控制CPU、收發(fā)控制CPU、至少一HDMI3D輸出模塊、至少一HDMI信號指示、切換開關(guān)和/或遙控接收器以及電源模塊；HDMI3D輸入模塊的輸出接于HDMI解碼模塊的輸入，HDMI解碼模塊的輸出接于SPDIF解碼輸出模塊、COAX解碼輸出模塊和HDMI發(fā)送模塊的輸入，HDMI解碼模塊和HDMI發(fā)送模塊均與解碼控制CPU雙向連接，HDMI發(fā)送模塊的輸出接于HDMI收發(fā)模塊的輸入，HDMI收發(fā)模塊的輸出接于HDMI3D輸出模塊的輸入，HDMI收發(fā)模塊與收發(fā)控制CPU雙向連接。本方案支持HDMI1.4版本，可同時輸出四路HDMI3D，也可以解碼音頻同步輸出。