一種基于FPGA實現(xiàn)的多通道數(shù)字信號處理方法、裝置、計算機設(shè)備及存儲介質(zhì)

基本信息

申請?zhí)?/td> CN202010646707.5 申請日 -
公開（公告）號 CN111756389B 公開（公告）日 2021-08-10
申請公布號 CN111756389B 申請公布日 2021-08-10
分類號 H04B1/00 分類 電通信技術(shù);
發(fā)明人 周同;劉占春 申請（專利權(quán)）人 成都德辰博睿科技有限公司
代理機構(gòu) 成都知集市專利代理事務(wù)所（普通合伙） 代理人 李位全
地址 610000 四川省成都市天府新區(qū)新興街道天工大道916號
法律狀態(tài) -

摘要

摘要 本發(fā)明涉及數(shù)字信號處理領(lǐng)域，公開了一種基于FPGA實現(xiàn)的多通道數(shù)字信號處理方法、裝置、計算機設(shè)備及存儲介質(zhì)。其方法包括：在第一級DDS根據(jù)查表法對各通道信號進行處理，獲取通道處理信號；對所述通道處理信號進行降采樣處理；將多個降采樣處理后的所述通道處理信號打包為串行數(shù)據(jù)；在第二級DDS根據(jù)直接計算法對所述串行數(shù)據(jù)進行處理，獲得目標解調(diào)信號。本發(fā)明實現(xiàn)對多通道信號監(jiān)測，解調(diào)輸出，通道信號數(shù)量可達32條，有效的使用了FPGA的片內(nèi)資源，節(jié)省了硬件成本，每路的DDS精度為1Hz，雜散抑制比>120dB。