一種自偏置的帶隙基準電路

基本信息

申請?zhí)?/td> CN201910954319.0 申請日 -
公開（公告）號 CN110888485B 公開（公告）日 2022-01-18
申請公布號 CN110888485B 申請公布日 2022-01-18
分類號 G05F1/567（2006.01）I 分類 控制；調節(jié);
發(fā)明人 關宇恒;朱敏 申請（專利權）人 芯創(chuàng)智（北京）微電子有限公司
代理機構 北京天悅專利代理事務所（普通合伙） 代理人 田明;文永明
地址 100176北京市大興區(qū)北京經濟技術開發(fā)區(qū)榮華中路10號1幢A座17層1717
法律狀態(tài) -

摘要

摘要 本發(fā)明提供一種自偏置的帶隙基準電路，包括帶隙基準電路：晶體管M1漏極與M3漏極相連，并且與M1、M2柵極相連；M2漏極與M4漏極相連，并且與M5、M6、M8、M11柵極相連；M3、M4、M7與串聯(lián)的晶體管組M12、M13、M14的柵極相連；第一晶體管Q1基極與集電極連接并接地，第一晶體管Q1發(fā)射極與M1源極相連；第二晶體管Q2基極與集電極連接并接地，第二晶體管Q2發(fā)射極連接R1一端，R1另一端連接M2源極，產生與溫度系數(shù)成正比的電流值；第三晶體管Q3基極與集電極連接并接地，第三晶體管Q3發(fā)射極連接R2的一端，R2的另一端連接M7漏極，產生與溫度系數(shù)成反比的電壓值。本發(fā)明能獲得一個對電源電壓不敏感、低功耗、低溫度系數(shù)、且快速響應的帶隙基準電壓。