一種襯底隔離環(huán)的版圖結(jié)構(gòu)
基本信息
申請?zhí)?/td> | CN201910948970.7 | 申請日 | - |
公開(公告)號 | CN111009523B | 公開(公告)日 | 2022-03-22 |
申請公布號 | CN111009523B | 申請公布日 | 2022-03-22 |
分類號 | H01L27/02(2006.01)I | 分類 | 基本電氣元件; |
發(fā)明人 | 李長猛;朱敏 | 申請(專利權(quán))人 | 芯創(chuàng)智(北京)微電子有限公司 |
代理機(jī)構(gòu) | 北京天悅專利代理事務(wù)所(普通合伙) | 代理人 | 田明;楊方 |
地址 | 100176北京市大興區(qū)北京經(jīng)濟(jì)技術(shù)開發(fā)區(qū)榮華中路10號1幢A座17層1717 | ||
法律狀態(tài) | - |
摘要
摘要 | 本發(fā)明公開了一種襯底隔離環(huán)的版圖結(jié)構(gòu),版圖結(jié)構(gòu)包括:由多個長度相同或不同的N阱隔離環(huán)單元首尾相連構(gòu)成的封閉或不封閉的N阱隔離環(huán)和由多個長度相同或不同的P阱隔離環(huán)單元首尾相連構(gòu)成的封閉或不封閉的P阱隔離環(huán)。本發(fā)明采用的襯底隔離環(huán)單元可以重復(fù)應(yīng)用在版圖設(shè)計中的各個場景,并且完全滿足工藝設(shè)計規(guī)范,提高集成電路版圖設(shè)計的效率,減輕版圖設(shè)計人員的壓縮產(chǎn)品流片時間的壓力。 |
