神經(jīng)網(wǎng)絡(luò)硬件加速器

基本信息

申請?zhí)?/td> CN202011594118.3 申請日 -
公開（公告）號 CN112734018A 公開（公告）日 2021-04-30
申請公布號 CN112734018A 申請公布日 2021-04-30
分類號 G06N3/06;G06F9/28 分類 計(jì)算；推算；計(jì)數(shù);
發(fā)明人 王佳東;李遠(yuǎn)超;蔡權(quán)雄;牛昕宇 申請（專利權(quán)）人 山東產(chǎn)研鯤云人工智能研究院有限公司
代理機(jī)構(gòu) 深圳中一聯(lián)合知識產(chǎn)權(quán)代理有限公司 代理人 李紅艷
地址 250000 山東省濟(jì)南市自由貿(mào)易試驗(yàn)區(qū)濟(jì)南片區(qū)港興三路未來創(chuàng)業(yè)廣場3號樓1401
法律狀態(tài) -

摘要

摘要 本申請公開了一種神經(jīng)網(wǎng)絡(luò)硬件加速器，屬于硬件加速技術(shù)領(lǐng)域。所述神經(jīng)網(wǎng)絡(luò)硬件加速器包括N個(gè)計(jì)算通道和N個(gè)數(shù)據(jù)整理通道，N個(gè)計(jì)算通道和N個(gè)數(shù)據(jù)整理通道一一對應(yīng)連接。該神經(jīng)網(wǎng)絡(luò)硬件加速器工作時(shí)，每一個(gè)寄存器R會(huì)將輸入數(shù)據(jù)延遲一個(gè)周期再輸出給相應(yīng)的數(shù)據(jù)通路，由寄存器R延遲輸出所造成的數(shù)據(jù)通路輸出數(shù)據(jù)的時(shí)間差通過數(shù)據(jù)整理通道補(bǔ)齊。在本申請實(shí)施例中，通過寄存器R的延時(shí)輸出作用，可以縮短神經(jīng)網(wǎng)絡(luò)硬件加速器輸入和輸出數(shù)據(jù)的時(shí)間跨度，使該神經(jīng)網(wǎng)絡(luò)硬件加速器的工作頻率更高。