半導體器件寄生電阻獲取方法

基本信息

申請?zhí)?/td> CN201810799302.8 申請日 -
公開（公告）號 CN109143015A 公開（公告）日 2019-01-04
申請公布號 CN109143015A 申請公布日 2019-01-04
分類號 G01R31/26 分類 測量；測試;
發(fā)明人 李浩;杜寰 申請（專利權(quán)）人 北京頓思集成電路設(shè)計有限責任公司
代理機構(gòu) 北京成創(chuàng)同維知識產(chǎn)權(quán)代理有限公司 代理人 北京頓思集成電路設(shè)計有限責任公司
地址 102600 北京市大興區(qū)經(jīng)濟技術(shù)開發(fā)區(qū)科創(chuàng)十四街99號33幢D棟二層2193號
法律狀態(tài) -

摘要

摘要 本發(fā)明提供半導體器件寄生電阻獲取方法，所述半導體器件包括襯底、以及位于所述襯底中的源區(qū)、漏區(qū)、溝道及溝道下方的埋區(qū)，所述方法包括如下步驟：獲得半導體器件的等效電路模型，其中，將源區(qū)、漏區(qū)和溝道分別等效為寄生晶體管的發(fā)射區(qū)、集電區(qū)和基區(qū)；對所述半導體器件進行TLP測試，獲取電流電壓曲線；根據(jù)所述電流電壓曲線進行線性擬合，得到該半導體器件的寄生電阻。本發(fā)明通過對器件結(jié)構(gòu)的剖析、等效電路的獲取、TLP電壓電流曲線的測試、擊穿機理過程分析、曲線分析，得到了一種半導體器件獲取寄生電阻的方法，該方法非常簡潔地得到了RFLDMOS的寄生電阻，為器件的優(yōu)化設(shè)計提供了指導方法。