基于FPGA的字節(jié)對(duì)齊方法、裝置、設(shè)備及存儲(chǔ)介質(zhì)
基本信息
| 申請(qǐng)?zhí)?/td> | CN202110126610.6 | 申請(qǐng)日 | - |
| 公開(kāi)（公告）號(hào) | CN112799983A | 公開(kāi)（公告）日 | 2021-05-14 |
| 申請(qǐng)公布號(hào) | CN112799983A | 申請(qǐng)公布日 | 2021-05-14 |
| 分類(lèi)號(hào) | G06F13/38 | 分類(lèi) | 計(jì)算；推算；計(jì)數(shù); |
| 發(fā)明人 | 王文明;崔鯤;黃瑋;潘龍 | 申請(qǐng)（專(zhuān)利權(quán)）人 | 廣州航天海特系統(tǒng)工程有限公司 |
| 代理機(jī)構(gòu) | 北京品源專(zhuān)利代理有限公司 | 代理人 | 孟金喆 |
| 地址 | 510000 廣東省廣州市天河區(qū)天慧路3號(hào)廣州互聯(lián)網(wǎng)產(chǎn)業(yè)園B501 | ||
| 法律狀態(tài) | - | ||
摘要
| 摘要 | 本發(fā)明公開(kāi)了一種基于FPGA的字節(jié)對(duì)齊方法、裝置、設(shè)備及存儲(chǔ)介質(zhì)，該方法包括：接收串行數(shù)據(jù)流，串行數(shù)據(jù)流包括標(biāo)志位，串行數(shù)據(jù)流是通過(guò)發(fā)送端的FPGA中內(nèi)置的SERDES收發(fā)器將第一并行數(shù)據(jù)流轉(zhuǎn)換得到，第一并行數(shù)據(jù)流包括多個(gè)并行傳輸二進(jìn)制碼的第一數(shù)據(jù)位，標(biāo)志位為任意一個(gè)第一數(shù)據(jù)位，除標(biāo)志位外的第一數(shù)據(jù)位用于傳輸有效載荷；通過(guò)接收端FPGA中內(nèi)置的SERDES收發(fā)器將串行數(shù)據(jù)流轉(zhuǎn)換為第二并行數(shù)據(jù)流；查詢標(biāo)志位在第二并行數(shù)據(jù)流中的位置，作為目標(biāo)位置；基于目標(biāo)位置對(duì)第二并行數(shù)據(jù)流進(jìn)行字節(jié)調(diào)整，以使第二并行數(shù)據(jù)流與第一并行數(shù)據(jù)流對(duì)齊。本發(fā)明所提出的字節(jié)對(duì)齊方法占用數(shù)據(jù)傳輸?shù)膸捿^小，占用FPGA的資源較少，且操作簡(jiǎn)單，易于實(shí)現(xiàn)。 |
