一種處理器

基本信息

申請?zhí)?/td> CN201710448018.1 申請日 -
公開（公告）號 CN107340994A 公開（公告）日 2017-11-10
申請公布號 CN107340994A 申請公布日 2017-11-10
分類號 G06F9/30(2006.01)I 分類 計(jì)算；推算；計(jì)數(shù);
發(fā)明人 劉大力;曹春春 申請（專利權(quán)）人 北京天宏繹網(wǎng)絡(luò)技術(shù)有限公司
代理機(jī)構(gòu) 北京市隆安律師事務(wù)所 代理人 北京天宏繹網(wǎng)絡(luò)技術(shù)有限公司;北京南思達(dá)科技發(fā)展有限公司;北京多思安全芯片科技有限公司
地址 100195 北京市海淀區(qū)北塢村路甲25號靜芯園G座
法律狀態(tài) -

摘要

摘要 本發(fā)明公開了一種處理器包括：指令隊(duì)列存儲區(qū)、配置信息存儲區(qū)、譯碼控制單元、顯式譯碼器和隱式譯碼器；指令隊(duì)列存儲區(qū)存儲待譯碼的指令隊(duì)列；配置信息存儲區(qū)存儲譯碼約束信息；譯碼控制單元在每個譯碼周期開始時，從指令隊(duì)列存儲區(qū)中讀取多條指令作為當(dāng)前譯碼周期的顯式指令，并控制顯式譯碼器根據(jù)配置信息存儲區(qū)中的譯碼約束信息對顯式指令進(jìn)行譯碼；在當(dāng)前譯碼周期結(jié)束時將顯式指令中被顯式譯碼器譯碼剩余的指令作為下一個譯碼周期的隱式指令，在下一個譯碼周期控制隱式譯碼器對隱式指令進(jìn)行譯碼。本發(fā)明實(shí)施例通過邏輯電路器件實(shí)現(xiàn)了多指令譯碼，形成了可連續(xù)執(zhí)行的譯碼控制流，優(yōu)化了譯碼設(shè)計(jì)，提高了指令譯碼和執(zhí)行的效率。