時(shí)序控制電路
基本信息
申請(qǐng)?zhí)?/td> | CN201410671728.7 | 申請(qǐng)日 | - |
公開(公告)號(hào) | CN105607719A | 公開(公告)日 | 2016-05-25 |
申請(qǐng)公布號(hào) | CN105607719A | 申請(qǐng)公布日 | 2016-05-25 |
分類號(hào) | G06F1/26(2006.01)I | 分類 | 計(jì)算;推算;計(jì)數(shù); |
發(fā)明人 | 彭勃;蘇聰賢 | 申請(qǐng)(專利權(quán))人 | 鄆城千諾木業(yè)有限公司 |
代理機(jī)構(gòu) | 深圳市賽恩倍吉知識(shí)產(chǎn)權(quán)代理有限公司 | 代理人 | 謝志為 |
地址 | 274700 山東省菏澤市鄆城縣黃安鎮(zhèn)邵平村東 | ||
法律狀態(tài) | - |
摘要
摘要 | 一種時(shí)序控制電路包括第一至第三比較器以及第一及第二邏輯單元。所述第一比較器接收第一分壓電壓及第一參考電壓;所述第二比較器接收第二分壓電壓及第二參考電壓;所述第三比較器接收第三分壓電壓及第三參考電壓。所述第一邏輯單元的輸入端分別連接所述第一比較器的輸出端及第二比較器的輸出端,所述第一邏輯單元的輸出端連接所述管理芯片的一復(fù)位單元的輸入端;所述第二邏輯單元的輸入端分別連接所述管理芯片的所述復(fù)位單元的輸出端及第三比較器的輸出端,所述第二邏輯單元的輸出端連接所述管理芯片的使能端。所述時(shí)序控制電路用于確保所述管理芯片啟動(dòng)時(shí)從第一至第三電壓輸入端接收到有效輸入電壓。 |
