用于提高芯片內(nèi)SRAMPUF穩(wěn)定性的電路裝置及方法

基本信息

申請?zhí)?/td> CN202111075324.8 申請日 -
公開（公告）號 CN113889156A 公開（公告）日 2022-01-04
申請公布號 CN113889156A 申請公布日 2022-01-04
分類號 G11C5/14（2006.01）I;G11C29/42（2006.01）I;G06F21/71（2013.01）I;H04L9/32（2006.01）I 分類 信息存儲;
發(fā)明人 劉徐港;肖繼銀;李宏杰;徐芳 申請（專利權(quán)）人 武漢瑞納捷半導體有限公司
代理機構(gòu) 武漢藍寶石專利代理事務所（特殊普通合伙） 代理人 趙紅萬
地址 430000湖北省武漢市東湖新技術(shù)開發(fā)區(qū)金融港一路7號光谷智慧園15棟01號樓
法律狀態(tài) -

摘要

摘要 本發(fā)明提供一種用于提高芯片內(nèi)SRAM PUF穩(wěn)定性的電路裝置及方法，電路裝置包括多個并列連接的PMOS管，所有PMOS管的柵極均連接芯片內(nèi)部邏輯控制信號Vg，所有PMOS管的源極均連接芯片內(nèi)SRAM陣列供電電源輸入端，所有PMOS管的漏極均連接芯片內(nèi)部供電電源。本發(fā)明利用PMOS管陣列為芯片內(nèi)SRAM陣列供電，且提出對應的控制開啟和關(guān)閉的方式，保證每次SRAM上電時，SRAM供電電源快速從0V上升到正常工作電壓，縮短SRAM供電電源在CMOS電路易受干擾的電壓段（300～500mV）停留時間，提高芯片內(nèi)部SRAMPUF穩(wěn)定性。