一種SM4算法電路的功耗加擾方法
基本信息
| 申請(qǐng)?zhí)?/td> | CN201711372105.X | 申請(qǐng)日 | - |
| 公開(kāi)（公告）號(hào) | CN108123792B | 公開(kāi)（公告）日 | 2021-05-18 |
| 申請(qǐng)公布號(hào) | CN108123792B | 申請(qǐng)公布日 | 2021-05-18 |
| 分類(lèi)號(hào) | H04L9/06;H04L9/00;H04L9/14 | 分類(lèi) | 電通信技術(shù); |
| 發(fā)明人 | 陳毅成;龔明楊;張明宇 | 申請(qǐng)（專(zhuān)利權(quán)）人 | 武漢瑞納捷半導(dǎo)體有限公司 |
| 代理機(jī)構(gòu) | 深圳市科進(jìn)知識(shí)產(chǎn)權(quán)代理事務(wù)所（普通合伙） | 代理人 | 趙勍毅 |
| 地址 | 430000 湖北省武漢市東湖新技術(shù)開(kāi)發(fā)區(qū)金融港一路7號(hào)光谷智慧園15棟01號(hào)樓 | ||
| 法律狀態(tài) | - | ||
摘要
| 摘要 | 本發(fā)明公開(kāi)了一種SM4算法電路的功耗加擾方法，其包括：根據(jù)分組加密算法構(gòu)建功耗加擾電路；在多種算法協(xié)處理器的數(shù)據(jù)迭代寄存器堆中，增設(shè)用于存儲(chǔ)中間明文數(shù)據(jù)的明文寄存器；在多種算法協(xié)處理器的密鑰迭代寄存器堆中，增設(shè)用于存儲(chǔ)中間密鑰數(shù)據(jù)的密鑰寄存器；需要保護(hù)的SM4算法電路進(jìn)行運(yùn)算的同時(shí)啟動(dòng)功耗加擾電路；所述SM4算法電路和功耗加擾電路從數(shù)據(jù)迭代寄存器堆中獲得初始明文，從密鑰迭代寄存器堆中獲得初始密鑰后，同時(shí)開(kāi)始運(yùn)算；所述SM4算法電路輸出運(yùn)算結(jié)果，所述功耗加擾電路的運(yùn)算結(jié)果對(duì)應(yīng)存儲(chǔ)于明文寄存器和密鑰寄存器。本發(fā)明能夠在SM4硬件電路中實(shí)現(xiàn)抗功耗攻擊，同時(shí)無(wú)需改變?cè)娐芳軜?gòu)、易于實(shí)現(xiàn)、防護(hù)效果好。 |
