一種加速神經(jīng)網(wǎng)絡(luò)模型預(yù)測(cè)過(guò)程的處理器系統(tǒng)
基本信息
申請(qǐng)?zhí)?/td> | CN201910895107.X | 申請(qǐng)日 | - |
公開(kāi)(公告)號(hào) | CN110659733A | 公開(kāi)(公告)日 | 2020-01-07 |
申請(qǐng)公布號(hào) | CN110659733A | 申請(qǐng)公布日 | 2020-01-07 |
分類(lèi)號(hào) | G06N3/063(2006.01) | 分類(lèi) | 計(jì)算;推算;計(jì)數(shù); |
發(fā)明人 | 景蔚亮; 陳邦明 | 申請(qǐng)(專(zhuān)利權(quán))人 | 上海新儲(chǔ)集成電路有限公司 |
代理機(jī)構(gòu) | 上海申新律師事務(wù)所 | 代理人 | 上海新儲(chǔ)集成電路有限公司 |
地址 | 201500 上海市金山區(qū)亭衛(wèi)公路6505號(hào)2幢8號(hào) | ||
法律狀態(tài) | - |
摘要
摘要 | 本發(fā)明提供一種加速神經(jīng)網(wǎng)絡(luò)模型預(yù)測(cè)過(guò)程的處理器系統(tǒng),涉及神經(jīng)網(wǎng)絡(luò)算法領(lǐng)域和計(jì)算機(jī)硬件領(lǐng)域領(lǐng)域,所述神經(jīng)網(wǎng)絡(luò)模型預(yù)測(cè)過(guò)程包括卷積層、循環(huán)層和全連接層,所述處理器系統(tǒng)包括一第一處理單元和一三維非易失性存儲(chǔ)器;所述三維非易失性存儲(chǔ)器內(nèi)部集成有一第二處理單元;所述第一處理單元用于處理保存在所述存儲(chǔ)單元中的所述神經(jīng)網(wǎng)絡(luò)模型執(zhí)行所述卷積層和所述循環(huán)層的命令時(shí)的相應(yīng)數(shù)據(jù);所述第二處理單元用于處理保存在所述三維非易失性存儲(chǔ)器的存儲(chǔ)陣列中的所述神經(jīng)網(wǎng)絡(luò)模型執(zhí)行所述全連接層的命令時(shí)的相應(yīng)數(shù)據(jù)。本發(fā)明有效提升神經(jīng)網(wǎng)絡(luò)模型預(yù)測(cè)過(guò)程的運(yùn)行速度,充分利用了各處理器性能,避免系統(tǒng)資源浪費(fèi)的同時(shí)降低能耗。 |
