一種三維存儲器結(jié)構(gòu)的制備方法
基本信息
申請?zhí)?/td> | CN201910413491.5 | 申請日 | - |
公開(公告)號 | CN110211928B | 公開(公告)日 | 2021-11-26 |
申請公布號 | CN110211928B | 申請公布日 | 2021-11-26 |
分類號 | H01L21/8242(2006.01)I;H01L27/11524(2017.01)I;H01L27/11551(2017.01)I;H01L27/1157(2017.01)I;H01L27/11578(2017.01)I | 分類 | 基本電氣元件; |
發(fā)明人 | 景蔚亮;張格毅;陳邦明 | 申請(專利權(quán))人 | 上海新儲集成電路有限公司 |
代理機構(gòu) | 上海申新律師事務(wù)所 | 代理人 | 俞滌炯 |
地址 | 201500上海市金山區(qū)亭衛(wèi)公路6505號2幢8號 | ||
法律狀態(tài) | - |
摘要
摘要 | 本發(fā)明提供一種三維存儲器的制備方法,涉及集成電路的存儲器制作技術(shù)領(lǐng)域,包含一襯底,于所述襯底上形成邏輯電路層,并于所述邏輯電路層上形成易失性存儲層,隨后于所述易失性存儲層上形成三維存儲層;所述易失性存儲層中包括多個第一存儲單元,所述第一存儲單元為eDRAM存儲單元;所述三維存儲層中包括多個第二存儲單元,所述第二存儲單元為3D NAND存儲單元;采用所述第一存儲單元作為所述第二存儲單元的緩存;每個所述第一存儲單元包括一讀晶體管、一寫晶體管以及一電容,采用2T1C結(jié)構(gòu)形成。本發(fā)明的有益效果:優(yōu)化了三維存儲器的制備方法,有效提高了三維存儲器的讀寫性能和使用壽命。 |
