基于FPGA的旁路攻擊功耗曲線采集同步時鐘系統(tǒng)

基本信息

申請?zhí)?/td> CN201910389833.4 申請日 -
公開（公告）號 CN110022201A 公開（公告）日 2019-07-16
申請公布號 CN110022201A 申請公布日 2019-07-16
分類號 H04L9/00;H04L7/00 分類 電通信技術(shù);
發(fā)明人 陸海寧;宋安;王偉嘉;王凌云 申請（專利權(quán)）人 上海觀源信息科技有限公司
代理機(jī)構(gòu) 上海交達(dá)專利事務(wù)所 代理人 上海觀源信息科技有限公司
地址 200241 上海市閔行區(qū)東川路555號4號樓303B
法律狀態(tài) -

摘要

摘要 一種基于FPGA的旁路攻擊功耗曲線采集同步時鐘系統(tǒng)，包括：同步時鐘設(shè)備、工作時鐘信號線通路、采集時鐘信號線通路和采集信號線通路，其中：工作時鐘信號線通路與待測設(shè)備相連并接收待測設(shè)備在旁路攻擊的采集階段輸出的時鐘信號，經(jīng)過分壓處理后將時鐘信號輸出至同步時鐘設(shè)備；采集時鐘信號線通路與同步時鐘設(shè)備相連并接收同步時鐘設(shè)備的時鐘信號，經(jīng)過分壓處理后輸出至采集設(shè)備；采集信號線通路與待測設(shè)備相連，將運(yùn)行中的待測設(shè)備的功耗信息輸出至采集設(shè)備通過對時鐘信號的倍頻處理和同步處理，使得功耗信息實(shí)現(xiàn)精確同步，用于旁路攻擊精確檢測。本發(fā)明通過本裝置使待測設(shè)備的時鐘與采集設(shè)備的時鐘相位一致，從而顯著提高旁路攻擊過程中功耗曲線的采集質(zhì)量，增強(qiáng)旁路攻擊效果。