PCIeSSD控制器、數(shù)據(jù)存儲(chǔ)系統(tǒng)及數(shù)據(jù)傳輸方法
基本信息
| 申請(qǐng)?zhí)?/td> | 2020111350377 | 申請(qǐng)日 | - |
| 公開（公告）號(hào) | CN112256602A | 公開（公告）日 | 2021-01-22 |
| 申請(qǐng)公布號(hào) | CN112256602A | 申請(qǐng)公布日 | 2021-01-22 |
| 分類號(hào) | G06F13/16(2006.01)I; | 分類 | 計(jì)算；推算；計(jì)數(shù); |
| 發(fā)明人 | 肖飛 | 申請(qǐng)（專利權(quán)）人 | 方一信息科技（上海）有限公司 |
| 代理機(jī)構(gòu) | 上海海鈞知識(shí)產(chǎn)權(quán)代理事務(wù)所（特殊普通合伙） | 代理人 | 許蘭 |
| 地址 | 200433上海市楊浦區(qū)國定路323號(hào)1101-162室 | ||
| 法律狀態(tài) | - | ||
摘要
| 摘要 | 本申請(qǐng)?zhí)峁┝薖CIe SSD控制器、數(shù)據(jù)存儲(chǔ)系統(tǒng)及數(shù)據(jù)傳輸方法，所述PCIe SSD控制器包括SM2算法模塊、SM4密鑰分發(fā)模塊、SM4密鑰存儲(chǔ)模塊和SM4加解密模塊，所述數(shù)據(jù)存儲(chǔ)系統(tǒng)包括PCIe switch和至少一個(gè)所述的PCIe SSD控制器，其中PCIe switch的上行端口與主機(jī)相連，PCIe switch的下行端口與至少一個(gè)PCIe SSD控制器相連，每個(gè)所述PCIe SSD控制器分別與不超過16個(gè)閃存通道的NAND FLASH相連。本申請(qǐng)實(shí)現(xiàn)了并行數(shù)據(jù)加解密以及密鑰的傳輸認(rèn)證，減少了閃存通道之間的競爭，解決了數(shù)據(jù)存儲(chǔ)領(lǐng)域加解密的吞吐率問題。?? |
