用于多通道閃存設(shè)備的FPGA管腳擴(kuò)展方法

基本信息

申請?zhí)?/td> CN201811136982.1 申請日 -
公開（公告）號 CN110968539A 公開（公告）日 2020-04-07
申請公布號 CN110968539A 申請公布日 2020-04-07
分類號 G06F13/38;G06F13/20 分類 計算；推算；計數(shù);
發(fā)明人 肖飛;雷天語 申請（專利權(quán)）人 方一信息科技（上海）有限公司
代理機(jī)構(gòu) 上海海鈞知識產(chǎn)權(quán)代理事務(wù)所（特殊普通合伙） 代理人 陳劍
地址 200433 上海市楊浦區(qū)國定路323號1101-162室
法律狀態(tài) -

摘要

摘要 本申請公開了一種FPGA管腳擴(kuò)展的方法，用于多通道閃存設(shè)備，通過增加外置的CPLD直接連接各個內(nèi)存芯片；所述FPGA通過CPLD接口連接CPLD,所述CPLD包括連接各個閃存芯片的片選管腳的片選接口，并向各個閃存芯片發(fā)送片選信號；還包括連接各個閃存芯片的狀態(tài)管腳的狀態(tài)接口，并接受從各個閃存芯片發(fā)送的狀態(tài)信號。因此僅僅占用少量的管腳，所述FPGA即可無數(shù)量限制地連接多個閃存芯片并交換數(shù)據(jù)，使得每個通道可以掛載盡量多的閃存芯片，這就可以大大增加所述多通道閃存設(shè)備的存儲容量。