一種恒定建立時間數(shù)字AGC環(huán)路的并行實(shí)現(xiàn)裝置及方法

基本信息

申請?zhí)?/td> CN202011531517.5 申請日 -
公開（公告）號 CN112787610A 公開（公告）日 2021-05-11
申請公布號 CN112787610A 申請公布日 2021-05-11
分類號 H03G3/20;H03G3/30 分類 基本電子電路;
發(fā)明人 吳天笑;張吉楠;王萌;孫恩元 申請（專利權(quán)）人 湖南艾科諾維科技有限公司
代理機(jī)構(gòu) 湖南兆弘專利事務(wù)所（普通合伙） 代理人 趙朕毅
地址 410000 湖南省長沙市開福區(qū)伍家?guī)X街道棲鳳路486號凱樂微谷商務(wù)中心1棟7層710號房
法律狀態(tài) -

摘要

摘要 本發(fā)明公開了一種恒定建立時間數(shù)字AGC環(huán)路的并行實(shí)現(xiàn)裝置及方法，裝置包括：串轉(zhuǎn)并模塊，用于將高速數(shù)字信號數(shù)據(jù)流分為并行的低速數(shù)字信號數(shù)據(jù)流；AGC計算模塊，用于計算低速數(shù)字信號數(shù)據(jù)流對應(yīng)的增益因子；AGC應(yīng)用模塊，用于根據(jù)增益因子對低速數(shù)字信號數(shù)據(jù)流進(jìn)行AGC處理；并轉(zhuǎn)串模塊，用于將經(jīng)AGC處理后的低速數(shù)字信號數(shù)據(jù)流合并為經(jīng)AGC處理后的高速數(shù)字信號數(shù)據(jù)流。本發(fā)明通過并行處理在保證精度的同時達(dá)到降低時鐘頻率的要求。