基于SRIO接口的共享存儲(chǔ)盤(pán)及其存取方法

基本信息

申請(qǐng)?zhí)?/td> CN202110270970.3 申請(qǐng)日 -
公開(kāi)（公告）號(hào) CN113176850A 公開(kāi)（公告）日 2021-07-27
申請(qǐng)公布號(hào) CN113176850A 申請(qǐng)公布日 2021-07-27
分類(lèi)號(hào) G06F3/06 分類(lèi) 計(jì)算；推算；計(jì)數(shù);
發(fā)明人 黎振興;王萌;孫恩元 申請(qǐng)（專(zhuān)利權(quán)）人 湖南艾科諾維科技有限公司
代理機(jī)構(gòu) 湖南兆弘專(zhuān)利事務(wù)所（普通合伙） 代理人 趙朕毅
地址 410000 湖南省長(zhǎng)沙市開(kāi)福區(qū)伍家?guī)X街道棲鳳路486號(hào)凱樂(lè)微谷商務(wù)中心1棟7層710號(hào)房
法律狀態(tài) -

摘要

摘要 本發(fā)明公開(kāi)了一種基于SRIO接口的共享存儲(chǔ)盤(pán)及其存取方法，共享存儲(chǔ)盤(pán)包括FPGA模塊、電源管理電路、硬盤(pán)陣列、緩存模塊和狀態(tài)自檢電路，所述硬盤(pán)陣列包括至少4塊硬盤(pán)，所述電源管理電路和狀態(tài)自檢電路連接，所述FPGA模塊通過(guò)SRIO接口和被安裝的多計(jì)算節(jié)點(diǎn)嵌入式系統(tǒng)中的節(jié)點(diǎn)計(jì)算機(jī)連接，所述FPGA模塊通過(guò)SATA接口和硬盤(pán)陣列連接，所述FPGA模塊通過(guò)緩存接口和緩存模塊連接，所述FPGA模塊包括PL端和PS端，所述PL端和PS端通過(guò)AXI總線互相連接。本發(fā)明的共享存儲(chǔ)盤(pán)通過(guò)SRIO傳輸協(xié)議與節(jié)點(diǎn)計(jì)算機(jī)進(jìn)行數(shù)據(jù)交互，可適用于高可靠性、高傳輸帶寬、實(shí)時(shí)響應(yīng)、多主機(jī)訪問(wèn)要求的嵌入式系統(tǒng)。