FPGA在模組信號(hào)發(fā)生器中管理存儲(chǔ)Bmp圖片的方法、系統(tǒng)及操控方法和操控系統(tǒng)
基本信息
| 申請(qǐng)?zhí)?/td> | CN202110052052.3 | 申請(qǐng)日 | - |
| 公開(kāi)（公告）號(hào) | CN112767234A | 公開(kāi)（公告）日 | 2021-05-07 |
| 申請(qǐng)公布號(hào) | CN112767234A | 申請(qǐng)公布日 | 2021-05-07 |
| 分類號(hào) | G06T1/60(2006.01)I | 分類 | - |
| 發(fā)明人 | 不公告發(fā)明人 | 申請(qǐng)（專利權(quán)）人 | 蘇州佳智彩光電科技有限公司 |
| 代理機(jī)構(gòu) | 深圳市添源知識(shí)產(chǎn)權(quán)代理事務(wù)所（普通合伙） | 代理人 | 黎健任 |
| 地址 | 215000江蘇省蘇州市吳江經(jīng)濟(jì)技術(shù)開(kāi)發(fā)區(qū)益和路258號(hào) | ||
| 法律狀態(tài) | - | ||
摘要
| 摘要 | 本發(fā)明提供了一種FPGA在模組信號(hào)發(fā)生器中管理存儲(chǔ)Bmp圖片的方法、系統(tǒng)及操控方法和操控系統(tǒng)，該方法包括如下步驟：存儲(chǔ)調(diào)整步驟：將Bmp圖片中的每個(gè)像素按照第一設(shè)定值填充存儲(chǔ)，Bmp圖片的每行像素個(gè)數(shù)按第二設(shè)定值的整數(shù)倍填充存儲(chǔ)，使Bmp圖片每行的像素存儲(chǔ)大小為FPGA內(nèi)存接口的整數(shù)倍；計(jì)算步驟：計(jì)算出Bmp圖片每行像素在內(nèi)存中存儲(chǔ)的起始地址。本發(fā)明的有益效果是：本發(fā)明可以同時(shí)滿足在不同分辨率、色深、刷新率條件下的，高分辨率的畫面刷新帶寬、移動(dòng)、分屏等不同的功能需求；通過(guò)本發(fā)明，F(xiàn)PGA邏輯代碼實(shí)現(xiàn)簡(jiǎn)易，消耗更少的邏輯資源。?? |
