FPGA在模組信號發(fā)生器中管理存儲Bmp圖片的方法、系統(tǒng)及操控方法和操控系統(tǒng)
基本信息
申請?zhí)?/td> | CN202110052052.3 | 申請日 | - |
公開(公告)號 | CN112767234A | 公開(公告)日 | 2021-05-07 |
申請公布號 | CN112767234A | 申請公布日 | 2021-05-07 |
分類號 | G06T1/60(2006.01)I | 分類 | - |
發(fā)明人 | 不公告發(fā)明人 | 申請(專利權)人 | 蘇州佳智彩光電科技有限公司 |
代理機構 | 深圳市添源知識產(chǎn)權代理事務所(普通合伙) | 代理人 | 黎健任 |
地址 | 215000江蘇省蘇州市吳江經(jīng)濟技術開發(fā)區(qū)益和路258號 | ||
法律狀態(tài) | - |
摘要
摘要 | 本發(fā)明提供了一種FPGA在模組信號發(fā)生器中管理存儲Bmp圖片的方法、系統(tǒng)及操控方法和操控系統(tǒng),該方法包括如下步驟:存儲調(diào)整步驟:將Bmp圖片中的每個像素按照第一設定值填充存儲,Bmp圖片的每行像素個數(shù)按第二設定值的整數(shù)倍填充存儲,使Bmp圖片每行的像素存儲大小為FPGA內(nèi)存接口的整數(shù)倍;計算步驟:計算出Bmp圖片每行像素在內(nèi)存中存儲的起始地址。本發(fā)明的有益效果是:本發(fā)明可以同時滿足在不同分辨率、色深、刷新率條件下的,高分辨率的畫面刷新帶寬、移動、分屏等不同的功能需求;通過本發(fā)明,F(xiàn)PGA邏輯代碼實現(xiàn)簡易,消耗更少的邏輯資源。?? |
