一種基于RISC_V串行FLASH系統(tǒng)架構(gòu)的高效CPU指令讀取法

基本信息

申請?zhí)?/td> CN201910223767.3 申請日 -
公開（公告）號 CN110058885A 公開（公告）日 2019-07-26
申請公布號 CN110058885A 申請公布日 2019-07-26
分類號 G06F9/30（2006.01）I 分類 計算；推算；計數(shù);
發(fā)明人 饒勇; 黃勇華; 吳海龍; 徐桂洪 申請（專利權(quán)）人 威海優(yōu)微科技有限公司
代理機(jī)構(gòu) - 代理人 -
地址 264200 山東省威海市高區(qū)火炬路213-2創(chuàng)新創(chuàng)業(yè)基地A座912室
法律狀態(tài) -

摘要

摘要 本發(fā)明公開了CPU指令讀取技術(shù)，尤其是涉及一種基于RISC_V串行FLASH系統(tǒng)架構(gòu)的高效CPU指令讀取法。該一種基于RISC_V串行FLASH系統(tǒng)架構(gòu)的高效CPU指令讀取法，硬件架構(gòu)內(nèi)cache line共16條；每次CPU讀取某條地址的指令時，硬件邏輯會在16條Cache line中做地址匹配，當(dāng)指令地址已經(jīng)存在于當(dāng)前的指令緩存中，則直接從SRAM中讀取指令；當(dāng)CPU讀取的指令地址不存在于當(dāng)前的指令緩存中時，邏輯才會發(fā)起對FLASH訪問命令，并一次性讀取一定條數(shù)的地址連續(xù)的指令并存儲到SRAM中，用于替換舊的緩存指令。其有益效果是：降低了企業(yè)生產(chǎn)成本，降低了企業(yè)的經(jīng)濟(jì)損失，給企業(yè)正常運(yùn)營帶來極大的便利。