一種修調(diào)電路及其構(gòu)成的集成電路

基本信息

申請?zhí)?/td> CN202020304528.9 申請日 -
公開（公告）號 CN211656122U 公開（公告）日 2020-10-09
申請公布號 CN211656122U 申請公布日 2020-10-09
分類號 H03K19/00(2006.01)I 分類 基本電子電路;
發(fā)明人 傅科成;黃小偉;夏曉亮 申請（專利權(quán)）人 杭州芯耘光電科技有限公司
代理機(jī)構(gòu) - 代理人 -
地址 311100浙江省杭州市余杭區(qū)余杭經(jīng)濟(jì)開發(fā)區(qū)超峰東路2號南樓511室
法律狀態(tài) -

摘要

摘要 本實(shí)用新型提供一種修調(diào)電路及其構(gòu)成的集成電路，應(yīng)用于帶有電源端(VCC)、地端(GND)、輸入電壓端口一(IN1)、輸入電壓端口二(IN2)的集成電路，包括測試模式電路、efuse電路，所述測試模式電路用于測試集成電路運(yùn)行參數(shù)；所述efuse電路用于集成電路內(nèi)部修復(fù)，所述測試模式電路輸出測試信號后經(jīng)efuse電路處理輸出修調(diào)信號。這種修調(diào)電路在測試電路基礎(chǔ)上增加efuse電路，對芯片的幾個(gè)輸入腳進(jìn)行復(fù)雜有規(guī)律的激勵，使芯片進(jìn)入修調(diào)電路模式，然后對efuse進(jìn)行燒寫，相比直接封裝前的探針扎針燒寫，測試復(fù)雜性以及測試成本都有很大的優(yōu)勢，降低了芯片的封裝尺寸和生產(chǎn)成本。??