半導體器件結(jié)構(gòu)及其形成方法

基本信息

申請?zhí)?/td> CN201810754787.9 申請日 -
公開（公告）號 CN108417639A 公開（公告）日 2018-08-17
申請公布號 CN108417639A 申請公布日 2018-08-17
分類號 H01L29/78;H01L21/336 分類 基本電氣元件;
發(fā)明人 黃海濤;張永熙;陳偉 申請（專利權(quán)）人 上海顓芯企業(yè)管理咨詢合伙企業(yè)（有限合伙）
代理機構(gòu) 北京林達劉知識產(chǎn)權(quán)代理事務(wù)所（普通合伙） 代理人 劉新宇
地址 201306 上海市浦東新區(qū)自由貿(mào)易試驗區(qū)臨港新片區(qū)環(huán)湖西二路888號C樓
法律狀態(tài) -

摘要

摘要 本公開涉及一種半導體器件結(jié)構(gòu)及其形成方法。該方法包括：在襯底上依次生成第一和第二介質(zhì)層；對第二介質(zhì)層刻蝕處理形成第一注入?yún)^(qū)域；對第一注入?yún)^(qū)域第一離子注入處理形成摻雜區(qū)域；在第二介質(zhì)層上依次生成第三和第四介質(zhì)層；對第四介質(zhì)層邊墻刻蝕處理形成第二注入?yún)^(qū)域；對第二注入?yún)^(qū)域第二離子注入處理，在襯底中形成源極區(qū)域以及體區(qū)域。根據(jù)本公開的實施例，能夠在襯底的第一注入?yún)^(qū)域上生成介質(zhì)層，對介質(zhì)層邊墻刻蝕以形成第二注入?yún)^(qū)域并進行第二次離子注入，在襯底中形成半導體器件的源極區(qū)域以及體區(qū)域，從而準確控制源極區(qū)域及體區(qū)域，進而準確控制器件的溝道長度，提高MOS器件的性能。