一種無冗余數(shù)據(jù)的卷積交織與解交織FPGA實(shí)現(xiàn)方法和系統(tǒng)

基本信息

申請(qǐng)?zhí)?/td> CN202010448061.X 申請(qǐng)日 -
公開（公告）號(hào) CN111628787B 公開（公告）日 2022-03-22
申請(qǐng)公布號(hào) CN111628787B 申請(qǐng)公布日 2022-03-22
分類號(hào) H03M13/27（2006.01）I;H03M13/29（2006.01）I 分類 基本電子電路;
發(fā)明人 蔡舟;查迎弟;張曼;黃立 申請(qǐng)（專利權(quán)）人 武漢高德紅外股份有限公司
代理機(jī)構(gòu) 北京匯澤知識(shí)產(chǎn)權(quán)代理有限公司 代理人 鄭飛
地址 430205湖北省武漢市東湖開發(fā)區(qū)黃龍山南路6號(hào)
法律狀態(tài) -

摘要

摘要 一種無冗余數(shù)據(jù)的卷積交織與解交織FPGA實(shí)現(xiàn)方法和系統(tǒng)，包括：對(duì)輸入數(shù)據(jù)進(jìn)行數(shù)據(jù)拼接，得到拼接后的新數(shù)據(jù)；通過第一計(jì)數(shù)器對(duì)所述拼接后新數(shù)據(jù)有效信號(hào)進(jìn)行計(jì)數(shù)，得到第一計(jì)數(shù)值；根據(jù)第一計(jì)數(shù)值分別產(chǎn)生第一寫分支地址和第一讀分支地址，得到卷積交織后的第一輸出數(shù)據(jù)；通過第二計(jì)數(shù)器和第三計(jì)數(shù)器對(duì)所述卷積交織后的第一輸出數(shù)據(jù)進(jìn)行計(jì)數(shù)，得到第二計(jì)數(shù)值；根據(jù)第二計(jì)數(shù)值分別產(chǎn)生第二寫分支地址和第二讀分支地址，得到解交織后的第二輸出數(shù)據(jù)。本發(fā)明無冗余數(shù)據(jù)輸出的卷積交織匹配無冗余數(shù)據(jù)輸入的卷積解交織，無冗余數(shù)據(jù)輸入的卷積解交織匹配無冗余數(shù)據(jù)輸出的卷積交織。提高系統(tǒng)的吞吐率，卷積解交織無冗余數(shù)據(jù)輸入降低系統(tǒng)的延時(shí)。