LCOS中的圖象數(shù)據(jù)存儲電路

基本信息

申請?zhí)?/td> CN200510025738.4 申請日 -
公開（公告）號 CN1862644A 公開（公告）日 2006-11-15
申請公布號 CN1862644A 申請公布日 2006-11-15
分類號 G09G3/36(2006.01);G02F1/133(2006.01);G06F3/147(2006.01) 分類 教育；密碼術(shù)；顯示；廣告；印鑒;
發(fā)明人 郭俊;曹輝;印義言 申請（專利權(quán)）人 上海華園微電子技術(shù)有限公司
代理機構(gòu) 上海智信專利代理有限公司 代理人 上海華園微電子技術(shù)有限公司
地址 200233上海市宜山路900號A區(qū)六樓
法律狀態(tài) -

摘要

摘要 本發(fā)明涉及一種LCOS中的圖象數(shù)據(jù)存儲電路，從DVI信號轉(zhuǎn)換器來的圖象數(shù)據(jù)及行、幀同步信號送入控制電路以及由系統(tǒng)控制電路來的復位控制信號送入復位電路，由系統(tǒng)控制電路來的時鐘控制信號送入時鐘電路；當電源接通或系統(tǒng)復位時，所述的復位電路產(chǎn)生的復位信號并通過控制電路發(fā)出指令使第一SDRAM存儲器、第二SDRAM存儲器清零；所述的時鐘電路產(chǎn)生的第一SDRAM存儲器和第二SDRAM存儲器所需的時鐘信號送到控制電路；所述的控制電路將收到的行、幀同步信號向第一SDRAM存儲器或者是第二SDRAM存儲器發(fā)出寫指令，同時向第二SDRAM存儲器或者是第一SDRAM存儲器發(fā)出讀指令，并通過控制電路送顯示驅(qū)動電路；大大降低了指令執(zhí)行間的等待時間，提高了傳輸速度。