一種基于CFO自適應技術(shù)的時鐘同步模塊
基本信息
申請?zhí)?/td> | CN202010021627.0 | 申請日 | - |
公開(公告)號 | CN111294195A | 公開(公告)日 | 2020-06-16 |
申請公布號 | CN111294195A | 申請公布日 | 2020-06-16 |
分類號 | H04L7/00(2006.01)I | 分類 | - |
發(fā)明人 | 唐受功;朱國方;吳娟 | 申請(專利權(quán))人 | 杭州華沖診斷設備有限公司 |
代理機構(gòu) | 杭州杭誠專利事務所有限公司 | 代理人 | 杭州華沖科技有限公司;杭州華沖診斷設備有限公司 |
地址 | 311200浙江省杭州市蕭山區(qū)經(jīng)濟技術(shù)開發(fā)區(qū)通惠北路16號 | ||
法律狀態(tài) | - |
摘要
摘要 | 本發(fā)明公開了一種基于CFO自適應技術(shù)的時鐘同步模塊,包括:同步單元,接收外部信號,并進行混頻和解調(diào);FPGA,通過CFO自適應技術(shù)控制同步單元進行誤差糾偏;ADC,接收同步單元輸出的解調(diào)信號并進行模數(shù)轉(zhuǎn)換。所述同步單元為兩級超外差結(jié)構(gòu)。其中第一級混頻所需的本振用DDS實現(xiàn)。ADC則采用高速采樣高精度器件方案。本發(fā)明的實質(zhì)性效果包括:在設計上僅依靠外部接收機電路結(jié)構(gòu)的自然屬性,利用FPGA做算法處理,進行頻率自糾偏,使得鏈路上最終本地時鐘和ADC時鐘達到同步,算法簡單實用,很實現(xiàn)誤圖率和誤包率降低,射頻性能也更優(yōu)。?? |
