一種基于5GNR的高精度實(shí)時(shí)解調(diào)方法
基本信息
| 申請(qǐng)?zhí)?/td> | CN202111419917.1 | 申請(qǐng)日 | - |
| 公開(kāi)（公告）號(hào) | CN114205198A | 公開(kāi)（公告）日 | 2022-03-18 |
| 申請(qǐng)公布號(hào) | CN114205198A | 申請(qǐng)公布日 | 2022-03-18 |
| 分類(lèi)號(hào) | H04L27/00（2006.01）I;H04L27/26（2006.01）I | 分類(lèi) | 電通信技術(shù); |
| 發(fā)明人 | 劉小剛;周建燁;鐵奎;凌云志;劉祖深 | 申請(qǐng)（專(zhuān)利權(quán)）人 | 中電科思儀科技（安徽）有限公司 |
| 代理機(jī)構(gòu) | 青島智地領(lǐng)創(chuàng)專(zhuān)利代理有限公司 | 代理人 | 肖峰 |
| 地址 | 233000安徽省蚌埠市迎河路1300號(hào) | ||
| 法律狀態(tài) | - | ||
摘要
| 摘要 | 本發(fā)明公開(kāi)了一種基于5G NR的高精度實(shí)時(shí)解調(diào)方法，采用FPGA芯片、DSP芯片以及工控板，包括以下步驟：FPGA從153.6MHz變采樣到122.88MHz，F(xiàn)PGA變采樣后的數(shù)據(jù)通過(guò)SRIO實(shí)時(shí)傳輸給DSP，存儲(chǔ)到DSP外掛的DDR3，DSP利用GPIO中斷響應(yīng)和乒乓切換，實(shí)現(xiàn)數(shù)據(jù)從DDR3到L2 RAM的實(shí)時(shí)讀取；DSP對(duì)L2 RAM的數(shù)據(jù)利用多核、協(xié)處理器實(shí)現(xiàn)實(shí)時(shí)解調(diào)，并優(yōu)化時(shí)偏頻偏的計(jì)算實(shí)現(xiàn)高精度解調(diào)；DSP將物理層解調(diào)結(jié)果利用TCP傳輸給工控板；DSP采用EMAC方式實(shí)現(xiàn)自啟動(dòng)。本發(fā)明實(shí)現(xiàn)了5G NR的高精度實(shí)時(shí)解調(diào)，信號(hào)質(zhì)量指標(biāo)符合3GPP協(xié)議對(duì)5G NR解調(diào)的要求，還具有設(shè)備升級(jí)成本低、運(yùn)行穩(wěn)定、大容量存儲(chǔ)、便于遠(yuǎn)程升級(jí)的優(yōu)點(diǎn)。 |
