一種數(shù)據(jù)存儲電路
基本信息
| 申請?zhí)?/td> | CN202110008038.3 | 申請日 | - |
| 公開（公告）號 | CN112687305A | 公開（公告）日 | 2021-04-20 |
| 申請公布號 | CN112687305A | 申請公布日 | 2021-04-20 |
| 分類號 | G11C7/10(2006.01)I;G11C11/413(2006.01)I | 分類 | 信息存儲; |
| 發(fā)明人 | 李華偉 | 申請（專利權(quán)）人 | 深圳芯邦科技股份有限公司 |
| 代理機構(gòu) | 深圳市深佳知識產(chǎn)權(quán)代理事務(wù)所（普通合伙） | 代理人 | 常忠良 |
| 地址 | 518000廣東省深圳市坪山區(qū)坪山街道六聯(lián)社區(qū)創(chuàng)新廣場B1404、1405 | ||
| 法律狀態(tài) | - | ||
摘要
| 摘要 | 本發(fā)明實施例提供了一種數(shù)據(jù)存儲電路，用于實現(xiàn)靜態(tài)隨機存取存儲器功能，降低存儲器電路功耗。本發(fā)明實施例中的數(shù)據(jù)存儲電路包括：第一級鎖存器電路、第二級鎖存器電路及狀態(tài)控制電路，第二級鎖存器電路分別與第一級鎖存器電路及狀態(tài)控制電路連接；其中，第一級鎖存器電路中包含一組并聯(lián)的鎖存器組成的存儲單元，第二級鎖存器電路中包含多組并聯(lián)的鎖存器組成的多個存儲單元，每一個存儲單元包含的數(shù)量相同的獨立鎖存器；第一級鎖存器電路根據(jù)輸入信號在存儲寫入的目標(biāo)數(shù)據(jù)；狀態(tài)控制電路用于根據(jù)控制信號選擇第二級鎖存器電路中的某一個存儲單元作為目標(biāo)存儲單元；第一級鎖存器電路還用于根據(jù)控制信號將目標(biāo)數(shù)據(jù)寫入目標(biāo)存儲單元。?? |
