一種基于VLIW類型處理器的訪存系統(tǒng)

基本信息

申請?zhí)?/td> CN201410244826.2 申請日 -
公開（公告）號 CN104035898B 公開（公告）日 2018-01-05
申請公布號 CN104035898B 申請公布日 2018-01-05
分類號 G06F13/18(2006.01)I;G06F12/0853(2016.01)I 分類 計算；推算；計數(shù);
發(fā)明人 吳俊;趙朝興;雷蕾;任浩琪;張志峰;吳健 申請（專利權(quán)）人 合肥乾芯科技有限公司
代理機構(gòu) 上?？剖⒅R產(chǎn)權(quán)代理有限公司 代理人 同濟大學;深圳市星海威科技有限公司
地址 200092 上海市楊浦區(qū)四平路1239號
法律狀態(tài) -

摘要

摘要 本發(fā)明涉及一種基于VLIW類型處理器的訪存系統(tǒng)，包括：數(shù)據(jù)存儲器，具有多個數(shù)據(jù)通道，多個數(shù)據(jù)通道并行訪問數(shù)據(jù)存儲器；指令存儲器，具有寫端口和讀端口，寫端口優(yōu)先級高于讀端口；處理器，包括處理器核、直接訪存控制器、調(diào)試模塊和仲裁器，處理器核中包括取指部件、第一訪存部件和第二訪存部件，取指部件與讀端口連接，第一訪存部件直接通過數(shù)據(jù)通道與數(shù)據(jù)存儲器連接，第二訪存部件、直接訪存控制器和調(diào)試模塊與仲裁器連接，處理器核內(nèi)的其他訪存部件通過總線與仲裁器連接，仲裁器通過數(shù)據(jù)通道與數(shù)據(jù)存儲器連接，直接訪存控制器與寫端口連接。與現(xiàn)有技術(shù)相比，本發(fā)明具有多個訪存部件同時訪問存儲器的效率高等優(yōu)點。