低導(dǎo)通電阻和較低的總柵極電荷的LDMOS及其制備工藝

基本信息

申請(qǐng)?zhí)?/td> CN201610991243.5 申請(qǐng)日 -
公開（公告）號(hào) CN106684150A 公開（公告）日 2017-05-17
申請(qǐng)公布號(hào) CN106684150A 申請(qǐng)公布日 2017-05-17
分類號(hào) H01L29/78(2006.01)I;H01L21/336(2006.01)I;H01L23/58(2006.01)I;H01L21/768(2006.01)I 分類 基本電氣元件;
發(fā)明人 吳楊 申請(qǐng)（專利權(quán)）人 西安陽(yáng)曉電子科技有限公司
代理機(jī)構(gòu) 西安智邦專利商標(biāo)代理有限公司 代理人 西安陽(yáng)曉電子科技有限公司
地址 710077 陜西省西安市高新區(qū)錦業(yè)路69號(hào)創(chuàng)新商務(wù)公寓2號(hào)樓10305室
法律狀態(tài) -

摘要

摘要 本發(fā)明提供一種低導(dǎo)通電阻和較低的總柵極電荷的LDMOS，包括源極、柵極、漏極、金屬屏蔽層，金屬屏蔽層包括從柵極的上方跨過第一金屬屏蔽層，其一端位于源極下方且與源極相接觸，另一端與漏極間隔一定的距離；第一金屬屏蔽層與柵極之間的絕緣介質(zhì)層的厚度用于調(diào)整耦合電容的大?。坏谝唤饘倨帘螌拥牧硪欢伺c漏極之間的距離用于調(diào)整源極和漏極之間的電場(chǎng)。本發(fā)明工藝步驟與現(xiàn)有的標(biāo)準(zhǔn)CMOS工藝兼容，無需增加額外掩膜，也無需專用的機(jī)臺(tái)，只需通過工藝調(diào)整ILD厚度以及不同的金屬屏蔽層M0的延伸距離，從而在該金屬屏蔽層與漏極的氧化物oxide或氮化硅SiN等介質(zhì)之間形成耦合電容，實(shí)現(xiàn)不同的漏極電場(chǎng)耦合，保護(hù)柵極不受高壓的沖擊，實(shí)現(xiàn)不同電壓器件優(yōu)化。