時序邏輯閘電路及傳感設(shè)備

基本信息

申請?zhí)?/td> CN202110276948.X 申請日 -
公開（公告）號 CN112886950A 公開（公告）日 2021-06-01
申請公布號 CN112886950A 申請公布日 2021-06-01
分類號 H03K3/3562 分類 基本電子電路;
發(fā)明人 鄔東強;王鈞彝 申請（專利權(quán)）人 重慶思柏高科技有限公司
代理機(jī)構(gòu) 北京路浩知識產(chǎn)權(quán)代理有限公司 代理人 李文清
地址 400039 重慶市九龍坡區(qū)科城路60號康田西錦1棟11樓
法律狀態(tài) -

摘要

摘要 本發(fā)明提供一種時序邏輯閘電路及傳感設(shè)備，所述時序邏輯閘電路包括：預(yù)設(shè)序列設(shè)置電路、移位寄存器電路以及信號序列輸出電路，所述移位寄存器電路分別與所述預(yù)設(shè)序列設(shè)置電路和所述信號序列輸出電路連接；所述預(yù)設(shè)序列設(shè)置電路用于生成預(yù)設(shè)數(shù)字序列；移位寄存器電路用于接收目標(biāo)功能信號，并在接收到所述目標(biāo)功能信號中的觸發(fā)信號后，將預(yù)設(shè)數(shù)字序列傳輸至信號序列輸出電路；由信號序列輸出電路將預(yù)設(shè)數(shù)字序列進(jìn)行輸出。這種時序邏輯閘電路無需單芯片、內(nèi)存等元件即可實現(xiàn)預(yù)設(shè)數(shù)字序列的輸出，進(jìn)而實現(xiàn)目標(biāo)功能事件的表征，硬件成本低廉，可靠度高，且結(jié)構(gòu)簡單，開發(fā)過程較快。