多芯片系統(tǒng)級(jí)封裝結(jié)構(gòu)的制作方法

基本信息

申請(qǐng)?zhí)?/td> CN201310067499.3 申請(qǐng)日 -
公開（公告）號(hào) CN103165479B 公開（公告）日 2015-10-14
申請(qǐng)公布號(hào) CN103165479B 申請(qǐng)公布日 2015-10-14
分類號(hào) H01L21/58(2006.01)I;H01L21/60(2006.01)I;H01L21/66(2006.01)I;H01L21/78(2006.01)I 分類 基本電氣元件;
發(fā)明人 于大全;劉海燕 申請(qǐng)（專利權(quán)）人 江蘇中科物聯(lián)網(wǎng)科技創(chuàng)業(yè)投資有限公司
代理機(jī)構(gòu) 無錫市大為專利商標(biāo)事務(wù)所（普通合伙） 代理人 華進(jìn)半導(dǎo)體封裝先導(dǎo)技術(shù)研發(fā)中心有限公司
地址 214135 江蘇省無錫市無錫國家高新技術(shù)產(chǎn)業(yè)開發(fā)區(qū)菱湖大道200號(hào)中國傳感網(wǎng)國際創(chuàng)新園D1棟
法律狀態(tài) -

摘要

摘要 本發(fā)明公開了一種多芯片系統(tǒng)級(jí)封裝結(jié)構(gòu)的制作方法，該結(jié)構(gòu)包括具有TSV硅通孔和凸點(diǎn)結(jié)構(gòu)的轉(zhuǎn)接板芯片，一個(gè)大尺寸芯片和多個(gè)小尺寸芯片或小尺寸芯片的堆疊。本發(fā)明將單顆大芯片倒裝連接至轉(zhuǎn)接板晶圓；再經(jīng)轉(zhuǎn)接板晶圓切割、電性能測試；小尺寸芯片或小尺寸芯片堆疊與轉(zhuǎn)接板芯片互連；再次對(duì)轉(zhuǎn)接板封裝結(jié)構(gòu)進(jìn)行電性能測試；轉(zhuǎn)接板封裝結(jié)構(gòu)與基板互連，形成最終的封裝結(jié)構(gòu)。其優(yōu)點(diǎn)是：本發(fā)明的制作方法避免了超薄的硅轉(zhuǎn)接板不易拿持的問題，并顯著提高了封裝效率和產(chǎn)品的良率，降低了生產(chǎn)成本。