芯片測試設(shè)備及其芯片測試過程疊料或卡料檢查方法

基本信息

申請?zhí)?/td> CN202110578262.6 申請日 -
公開（公告）號 CN113281634A 公開（公告）日 2021-08-20
申請公布號 CN113281634A 申請公布日 2021-08-20
分類號 G01R31/28（2006.01）I;G01R31/01（2020.01）I;G01R31/52（2020.01）I;G01R31/54（2020.01）I 分類 測量；測試;
發(fā)明人 曹敬芳;王天平 申請（專利權(quán)）人 普冉半導(dǎo)體（上海）股份有限公司
代理機(jī)構(gòu) 上海浦一知識產(chǎn)權(quán)代理有限公司 代理人 王江富
地址 201210上海市浦東新區(qū)盛夏路560號504室
法律狀態(tài) -

摘要

摘要 本發(fā)明公開了一種芯片測試設(shè)備，在FT測試模式下，如果芯片標(biāo)識讀取模塊在開短路測試模塊對放置于測試槽的待檢芯片完成FT測試的開短路測試時讀取的該待檢芯片的FT標(biāo)志寄存器中的標(biāo)識為測試通過識別碼，其控制器輸出疊料或卡料現(xiàn)象發(fā)生信息；當(dāng)對放置于測試槽的待檢芯片的FT測試的全部測試項完成時，如果該待檢芯片的FT測試的各測試項均通過，其控制器控制標(biāo)識寫入模塊向該芯片的FT標(biāo)志寄存器寫入測試通過識別碼，如果該待檢芯片的FT測試存在失敗測試項，其控制器輸出測試未通過信息。本發(fā)明還公開了該芯片測試設(shè)備的芯片測試過程疊料或卡料檢查方法。本發(fā)明，便于及時發(fā)現(xiàn)芯片疊料或卡料，并方便后續(xù)追蹤檢查芯片是否是FT測試通過的芯片。