可感知芯片生產(chǎn)制造和使用電路物理完整性的PUF電路及芯片
基本信息
| 申請(qǐng)?zhí)?/td> | CN201910556160.7 | 申請(qǐng)日 | - |
| 公開(kāi)（公告）號(hào) | CN110309574A | 公開(kāi)（公告）日 | 2019-10-08 |
| 申請(qǐng)公布號(hào) | CN110309574A | 申請(qǐng)公布日 | 2019-10-08 |
| 分類(lèi)號(hào) | G06F17/50 | 分類(lèi) | 計(jì)算；推算；計(jì)數(shù); |
| 發(fā)明人 | 陳曉飛;鄭朝霞;文浩;王若凡;夏恒煬 | 申請(qǐng)（專(zhuān)利權(quán)）人 | 北京智涵芯宇科技有限公司 |
| 代理機(jī)構(gòu) | 湖南兆弘專(zhuān)利事務(wù)所（普通合伙） | 代理人 | 譚武藝 |
| 地址 | 100085 北京市海淀區(qū)上地信息路2號(hào) | ||
| 法律狀態(tài) | - | ||
摘要
| 摘要 | 本發(fā)明公開(kāi)了一種可感知芯片生產(chǎn)制造和使用電路物理完整性的PUF電路及芯片，該P(yáng)UF電路的差分運(yùn)算放大電路具有至少兩個(gè)信號(hào)輸入端LSSAIN，且信號(hào)輸入端LSSAIN通過(guò)芯片基片上封裝引線(xiàn)連接Bump或引腳PAD與封裝在芯片內(nèi)部或者設(shè)于芯片外部的導(dǎo)線(xiàn)、或焊錫、或外部電路相連，芯片中帶有前述可感知芯片生產(chǎn)制造和使用電路物理完整性的PUF電路。本發(fā)明利用芯片生產(chǎn)制造、封裝、焊接和外接電路等發(fā)生的改變實(shí)現(xiàn)芯片電路物理完整性檢測(cè)，可廣泛用于電子產(chǎn)品身份標(biāo)識(shí)、信息安全和防偽溯源等領(lǐng)域，具有數(shù)字身份標(biāo)識(shí)與電路物理特性緊密關(guān)聯(lián)、唯一綁定、防偽效果好等優(yōu)點(diǎn)。 |
