一種柵電壓及襯底電壓跟隨CMOS三態(tài)門電路

基本信息

申請(qǐng)?zhí)?/td> CN202110736833.4 申請(qǐng)日 -
公開（公告）號(hào) CN113364448A 公開（公告）日 2021-09-07
申請(qǐng)公布號(hào) CN113364448A 申請(qǐng)公布日 2021-09-07
分類號(hào) H03K19/20;H03K19/094 分類 基本電子電路;
發(fā)明人 鄒林均;任羅偉;徐晟陽(yáng) 申請(qǐng)（專利權(quán)）人 無(wú)錫中微愛芯電子有限公司
代理機(jī)構(gòu) 無(wú)錫科嘉知信專利代理事務(wù)所（普通合伙） 代理人 顧翰林
地址 214000 江蘇省無(wú)錫市新吳區(qū)長(zhǎng)江路21號(hào)信息產(chǎn)業(yè)科技園D3樓
法律狀態(tài) -

摘要

摘要 本發(fā)明公開了一種柵電壓及襯底電壓跟隨CMOS三態(tài)門電路；包括總線PAD，所述總線PAD上電性連接有P1管和N1管，所述P1管上連接有P2管，所述P1管的一端電性連接有傳輸門TG，所述傳輸門TG和所述N1管的一端電性連接有與非門和或非門，所述與非門和所述或非門的一側(cè)電性連接有反相器，所述反相器上電性連接有N2管，所述N2管的一端電性連接有P3管，所述P3管的另一側(cè)電性連接有P4管，所述P4管的一側(cè)電性連接有P5管；本發(fā)明的電路上電時(shí)具有三態(tài)門功能；解決傳統(tǒng)CMOS三態(tài)門在混合電壓環(huán)境下應(yīng)用及局部掉電應(yīng)用下，存在電流泄露情況的問(wèn)題。