普通LOGIC工藝中大單位容值電容的制作方法

基本信息

申請(qǐng)?zhí)?/td> CN201410025926.6 申請(qǐng)日 -
公開（公告）號(hào) CN103762157A 公開（公告）日 2014-04-30
申請(qǐng)公布號(hào) CN103762157A 申請(qǐng)公布日 2014-04-30
分類號(hào) H01L21/02(2006.01)I 分類 基本電氣元件;
發(fā)明人 賈金輝;徐躍江;岳云;奚谷楓 申請(qǐng)（專利權(quán)）人 無(wú)錫紫芯集成電路系統(tǒng)有限公司
代理機(jī)構(gòu) 無(wú)錫華源專利事務(wù)所（普通合伙） 代理人 林弘毅;聶漢欽
地址 214028 江蘇省無(wú)錫市新區(qū)長(zhǎng)江路21-1創(chuàng)源大廈411-1
法律狀態(tài) -

摘要

摘要 本發(fā)明公開一種普通LOGIC工藝中大單位容值電容的制作方法，在MOM電容的基礎(chǔ)上增加MOS管的電容。MOM電容用工藝最小尺寸設(shè)計(jì)金屬插指，由多層金屬按插指結(jié)構(gòu)布局，不同金屬層形成的MOM電容的布局完全相同。MOM電容與MOS管的電容兩者為垂直結(jié)構(gòu)，MOS管的電容位于MOM電容下方。MOS管的源極和漏極相連構(gòu)成電容一端，柵極構(gòu)成電容另一端；MOM電容的兩端分別與MOS管的電容的兩端相連，組成并聯(lián)架構(gòu)。本發(fā)明可以在特定工藝中，在不增加MASK情況下，制作出單位容值最大的電容。使用本發(fā)明，可以在保證芯片功能的情況下，明顯降低芯片的生產(chǎn)成本。