內(nèi)存訪問芯片及裝置
基本信息
申請?zhí)?/td> | CN201811649998.2 | 申請日 | - |
公開(公告)號 | CN109828934A | 公開(公告)日 | 2019-05-31 |
申請公布號 | CN109828934A | 申請公布日 | 2019-05-31 |
分類號 | G06F13/16(2006.01)I | 分類 | 計算;推算;計數(shù); |
發(fā)明人 | 敖海; 何穎 | 申請(專利權)人 | 武漢市芯空科技有限公司 |
代理機構 | 武漢藍寶石專利代理事務所(特殊普通合伙) | 代理人 | 廉海濤 |
地址 | 430000 湖北省武漢市東湖新技術開發(fā)區(qū)金融港一路7號14幢1-5層1號 | ||
法律狀態(tài) | - |
摘要
摘要 | 本發(fā)明公開一種內(nèi)存訪問裝置及芯片。裝置包括:存儲器件,任意存儲器件包括至少兩個存儲芯片,存儲芯片被配置為被讀取存儲的數(shù)據(jù);橋接芯片,被配置為提供第一高速串行總線接口及分別與存儲芯片唯一關聯(lián)的至少兩個內(nèi)存訪問接口;橋接芯片通過第一高速串行總線接口接收高速串行總線發(fā)送的訪問請求,橋接芯片根據(jù)訪問請求通過內(nèi)存訪問接口尋址唯一關聯(lián)的存儲芯片,以及讀取被尋址存儲芯片存儲的數(shù)據(jù),橋接芯片通過第一高速串行總線接口發(fā)送讀取的數(shù)據(jù)到高速串行總線。本發(fā)明能夠解決芯片通過選用串行接口的方案代替現(xiàn)有技術中的并行接口,實現(xiàn)與外部主芯片的通信。減少芯片對外的接口數(shù)量及芯片體積。 |
