一種半導體器件的外延結(jié)構(gòu)及其制備方法、半導體器件
基本信息
申請?zhí)?/td> | CN201810943230.X | 申請日 | - |
公開(公告)號 | CN110838514B | 公開(公告)日 | 2022-07-22 |
申請公布號 | CN110838514B | 申請公布日 | 2022-07-22 |
分類號 | H01L29/06(2006.01)I;H01L29/10(2006.01)I;H01L29/778(2006.01)I;H01L21/335(2006.01)I | 分類 | 基本電氣元件; |
發(fā)明人 | 孔蘇蘇 | 申請(專利權(quán))人 | 蘇州能訊高能半導體有限公司 |
代理機構(gòu) | 北京品源專利代理有限公司 | 代理人 | - |
地址 | 215300江蘇省蘇州市昆山市高新區(qū)晨豐路18號 | ||
法律狀態(tài) | - |
摘要
摘要 | 本發(fā)明實施例公開了一種半導體器件的外延結(jié)構(gòu)及其制備方法、半導體器件,半導體器件的外延結(jié)構(gòu)包括襯底基板;位于襯底基板一側(cè)的緩沖層;位于緩沖層遠離襯底基板一側(cè)的溝道層,溝道層中碳原子的摻雜濃度為C1,C1<1*1017cm?3;位于溝道層遠離緩沖層一側(cè)的勢壘層,勢壘層與溝道層之間形成有二維電子氣,其中,勢壘層中碳原子的摻雜濃度為C2,C2<1*1017cm?3。采用上述技術(shù)方案,通過合理設(shè)置溝道層和勢壘層中碳原子的摻雜濃度,保證溝道層和勢壘層中不會形成深能級缺陷,半導體器件的飽和電流輸出效率正常,不會引起電流崩坍現(xiàn)象。 |
