一種端面耦合器及其制備方法

基本信息

申請?zhí)?/td> CN202110493000.X 申請日 -
公開（公告）號 CN113204132A 公開（公告）日 2021-08-03
申請公布號 CN113204132A 申請公布日 2021-08-03
分類號 G02F1/01（2006.01）I;G02F1/035（2006.01）I;G02F1/025（2006.01）I;G02B6/124（2006.01）I;G02B6/122（2006.01）I;G02B6/26（2006.01）I;G02B6/42（2006.01）I 分類 光學;
發(fā)明人 張燕;劉思旸;馮俊波 申請（專利權(quán)）人 聯(lián)合微電子中心有限責任公司
代理機構(gòu) 江蘇坤象律師事務(wù)所 代理人 趙新民
地址 401332重慶市沙坪壩區(qū)西園一路28號附2號
法律狀態(tài) -

摘要

摘要 本發(fā)明提供一種端面耦合器，包括沿光源的輸出光場方向依次設(shè)置的第一耦合區(qū)、相移區(qū)和第二耦合區(qū)；所述第一耦合區(qū)包括分束結(jié)構(gòu)，將光源的輸出光場分為至少兩個第一光場，并全部耦入所述相移區(qū)；所述相移區(qū)內(nèi)的光場記為第二光場，與所述第二光場一一對應(yīng)設(shè)置有相位調(diào)制器；所述相移區(qū)輸出的光場，記為第三光場，所述第三光場之間的相位差為0；所述第二耦合區(qū)包括合束結(jié)構(gòu)，將所述第三光場全部耦入，合為一個終端光場。耦合效率高，進一步提高了對準容差，為封裝插損的降低增加了新的自由度。本發(fā)明還提供的一種制備方法因能制備本發(fā)明的端面耦合器而具有相應(yīng)優(yōu)勢，與CMOS工藝兼容性好，且僅需一次刻蝕，有利于工藝優(yōu)化和生產(chǎn)改進。