基于內(nèi)嵌空腔SOI襯底的多柵MOS器件及其制備方法

基本信息

申請?zhí)?/td> CN202110749918.6 申請日 -
公開（公告）號 CN113471213A 公開（公告）日 2021-10-01
申請公布號 CN113471213A 申請公布日 2021-10-01
分類號 H01L27/118（2006.01）I;H01L29/78（2006.01）I;H01L21/336（2006.01）I 分類 基本電氣元件;
發(fā)明人 母志強(qiáng);劉強(qiáng);俞文杰 申請（專利權(quán)）人 上海集成電路材料研究院有限公司
代理機(jī)構(gòu) 上海光華專利事務(wù)所（普通合伙） 代理人 羅泳文
地址 201800上海市嘉定區(qū)興賢路1180號1幢3層301室
法律狀態(tài) -

摘要

摘要 本發(fā)明提供一種基于內(nèi)嵌空腔SOI襯底的多柵MOS器件及其制備方法，器件包括：內(nèi)嵌空腔SOI襯底，包括硅襯底、絕緣層及頂層硅，絕緣層中形成有沿器件的源漏方向間隔排布的多個(gè)空腔，空腔上方的頂層硅中形成有溝道區(qū)；多個(gè)全包圍柵極結(jié)構(gòu)，分別形成在多個(gè)空腔上方的溝道區(qū)四周，全包圍柵極結(jié)構(gòu)包括全包圍柵介質(zhì)層和全包圍柵極層，且多個(gè)全包圍柵極結(jié)構(gòu)間隔排布，以使得溝道區(qū)包括被多個(gè)全包圍柵極結(jié)構(gòu)包圍的多個(gè)控制部和未被全包圍柵極結(jié)構(gòu)包圍的多個(gè)間隔部；源電極和漏電極，分別形成在溝道區(qū)兩端的源區(qū)和漏區(qū)上。本發(fā)明制備的多個(gè)全包圍柵極結(jié)構(gòu)可以實(shí)現(xiàn)相應(yīng)溝道區(qū)域的獨(dú)立控制，從而在一個(gè)MOS管內(nèi)實(shí)現(xiàn)大于或等于兩位的字節(jié)運(yùn)算。