在驗證期間的邏輯設計中的根時鐘頻率的動態(tài)調(diào)整

基本信息

申請?zhí)?/td> CN202111110133.0 申請日 -
公開（公告）號 CN114021509A 公開（公告）日 2022-02-08
申請公布號 CN114021509A 申請公布日 2022-02-08
分類號 G06F30/3312（2020.01）I;G06F117/04（2020.01）N 分類 計算；推算；計數(shù);
發(fā)明人 朱嘉華 申請（專利權）人 芯華章科技股份有限公司
代理機構(gòu) 北京風雅頌專利代理有限公司 代理人 李莎
地址 211800江蘇省南京市江北新區(qū)華創(chuàng)路共享空間01棟18層
法律狀態(tài) -

摘要

摘要 一種用于動態(tài)地調(diào)整仿真系統(tǒng)上的邏輯系統(tǒng)設計的根時鐘頻率的方法包括：識別從所述邏輯系統(tǒng)設計的多個信號輸入中的一個到所述邏輯系統(tǒng)設計的多個信號輸出中的一個的多個信號路徑，所述多個信號路徑中的每一個具有信號傳播延遲；使用放置在目標信號輸入處的校驗邏輯來確定到在前根時鐘周期中到目標信號輸入的輸入信號的狀態(tài)；基于在所述當前根時鐘周期中到所述目標信號輸入的所述輸入信號的所述狀態(tài)以及沿著與所述目標信號輸入相關聯(lián)的每個信號路徑的一個或多個邏輯器件，從所述當前根時鐘周期中的所述多個信號路徑中確定目標信號路徑；以及基于排除目標信號路徑的多個信號路徑的信號傳播延遲的最長信號傳播延遲來確定邏輯系統(tǒng)設計的根時鐘頻率。