增強(qiáng)型時(shí)鐘控制比較器失調(diào)誤差的后臺(tái)校正電路及方法

基本信息

申請(qǐng)?zhí)?/td> CN201911265049.9 申請(qǐng)日 -
公開（公告）號(hào) CN111030650A 公開（公告）日 2020-04-17
申請(qǐng)公布號(hào) CN111030650A 申請(qǐng)公布日 2020-04-17
分類號(hào) H03K5/24 分類 基本電子電路;
發(fā)明人 李昌紅;杜翎;吳霜毅 申請(qǐng)（專利權(quán)）人 成都銘科思微電子技術(shù)有限責(zé)任公司
代理機(jī)構(gòu) 成都其高專利代理事務(wù)所（特殊普通合伙） 代理人 成都銘科思微電子技術(shù)有限責(zé)任公司
地址 610000 四川省成都市成華區(qū)二環(huán)路東三段14號(hào)
法律狀態(tài) -

摘要

摘要 本發(fā)明涉及模擬集成電路設(shè)計(jì)領(lǐng)域，具體而言，涉及增強(qiáng)型時(shí)鐘控制比較器失調(diào)誤差的后臺(tái)校正電路及方法，該后臺(tái)校正電路包括主放大器和輔助放大器，詳細(xì)地，主放大器與輔助放大器互相配合，將輸入失調(diào)誤差放大并存儲(chǔ)在電容中，在放大周期時(shí)減去失調(diào)存儲(chǔ)電容中的差值，輔助放大器將失調(diào)誤差放大倍數(shù)，如此，實(shí)現(xiàn)足夠高的校正精度。進(jìn)一步地，輔助放大器的失調(diào)誤差通過額外的輔助放大器進(jìn)行校正，進(jìn)一步降低了輸出端的失調(diào)誤差殘留，保證了輸出結(jié)果的準(zhǔn)確率。