一種應用于高速模數(shù)轉換器同步時鐘采樣的亞穩(wěn)態(tài)檢測電路
基本信息
申請?zhí)?/td> | CN202010453528.X | 申請日 | - |
公開(公告)號 | CN111555754A | 公開(公告)日 | 2020-08-18 |
申請公布號 | CN111555754A | 申請公布日 | 2020-08-18 |
分類號 | H03M1/10(2006.01)I;H03M1/12(2006.01)I | 分類 | - |
發(fā)明人 | 胡國林 | 申請(專利權)人 | 成都銘科思微電子技術有限責任公司 |
代理機構 | 成都其高專利代理事務所(特殊普通合伙) | 代理人 | 成都銘科思微電子技術有限責任公司 |
地址 | 610000四川省成都市成華區(qū)二環(huán)路東三段14號 | ||
法律狀態(tài) | - |
摘要
摘要 | 本發(fā)明公開了一種應用于高速模數(shù)轉換器同步時鐘采樣的亞穩(wěn)態(tài)檢測電路,包括D觸發(fā)器DFF2、D觸發(fā)器DFF3及至少一個D觸發(fā)器DFF,D觸發(fā)器DFF2的D端通過一個延遲電路接入RCLK信號,D觸發(fā)器DFF3的CLK端亦通過一個延遲電路接入MCLK信號,MCLK信號還輸入到D觸發(fā)器DFF2的CLK端,RCLK信號還輸入到D觸發(fā)器DFF3的D端;D觸發(fā)器DFF2的Q端連接D觸發(fā)器DFF的D端,D觸發(fā)器DFF3的Q端連接D觸發(fā)器DFF的CLK端,D觸發(fā)器DFF的Q端作為亞穩(wěn)態(tài)檢測電路的輸出;無需對主時鐘進行分頻即可進行亞穩(wěn)態(tài)檢測,沒有鑒相偏差的問題。?? |
