一種基于FPGA的高速實(shí)時(shí)流媒體總線數(shù)據(jù)傳輸方法

基本信息

申請?zhí)?/td> CN202011477874.8 申請日 -
公開（公告）號(hào) CN114640420A 公開（公告）日 2022-06-17
申請公布號(hào) CN114640420A 申請公布日 2022-06-17
分類號(hào) H04L1/00（2006.01）I;H04J3/06（2006.01）I 分類 電通信技術(shù);
發(fā)明人 楊振華;曹忻軍;陳洪順;穆柏新 申請（專利權(quán)）人 北京飛利信電子技術(shù)有限公司
代理機(jī)構(gòu) 北京律譜知識(shí)產(chǎn)權(quán)代理有限公司 代理人 -
地址 100191北京市海淀區(qū)塔院志新村2號(hào)飛利信大廈八層
法律狀態(tài) -

摘要

摘要 本發(fā)明提供了一種基于FPGA的高速實(shí)時(shí)流媒體總線數(shù)據(jù)傳輸方法，在數(shù)據(jù)鏈路層增加一個(gè)數(shù)據(jù)幀傳輸控制層，在一個(gè)時(shí)間循環(huán)周期中，數(shù)據(jù)傳輸包括S1、中央控制主機(jī)發(fā)送當(dāng)前周期循環(huán)啟動(dòng)的SOC數(shù)據(jù)幀給流媒體總線中所有從設(shè)備，用于對(duì)所有從設(shè)備時(shí)間同步；S2、所述主機(jī)與從設(shè)備進(jìn)行實(shí)時(shí)數(shù)據(jù)幀交換傳輸；S3、所述主機(jī)與從設(shè)備進(jìn)行非實(shí)時(shí)數(shù)據(jù)幀的傳輸。所述主機(jī)和所有從設(shè)備采用時(shí)間片和輪詢混合方式，在固定時(shí)長循環(huán)周期的實(shí)時(shí)通道內(nèi)傳輸實(shí)時(shí)的數(shù)據(jù)幀，在非實(shí)時(shí)通道內(nèi)傳輸非實(shí)時(shí)的數(shù)據(jù)幀。本發(fā)明有效提高帶寬利用率；數(shù)據(jù)幀轉(zhuǎn)發(fā)延時(shí)?。环菍?shí)時(shí)通信信道采用帶寬時(shí)分復(fù)用方式克服了網(wǎng)絡(luò)數(shù)據(jù)傳輸?shù)臎_突；滿足了實(shí)時(shí)數(shù)據(jù)通信要求；提高了系統(tǒng)的可靠性和實(shí)時(shí)性。