一種高效率的集成電路封裝工藝

基本信息

申請?zhí)?/td> CN202011628522.8 申請日 -
公開(公告)號(hào) CN112786457A 公開(公告)日 2021-05-11
申請公布號(hào) CN112786457A 申請公布日 2021-05-11
分類號(hào) H01L21/52;H01L21/78;H01L23/10;H01L23/48;H01L23/544 分類 基本電氣元件;
發(fā)明人 鄭石磊;鄭振軍;談紅英 申請(專利權(quán))人 江蘇和睿半導(dǎo)體科技有限公司
代理機(jī)構(gòu) 無錫智麥知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 代理人 王普慧
地址 226532 江蘇省南通市如皋市長江鎮(zhèn)迅馳路28號(hào)
法律狀態(tài) -

摘要

摘要 本發(fā)明公開了一種高效率的集成電路封裝工藝,所述封裝工藝如下:步驟一:劃片:將晶片分離成單個(gè)的芯片;步驟二:取片和承載:挑選出良品芯片,并放置于承載托盤中;步驟三:粘片:將芯片粘貼在封裝體的芯片安裝區(qū)域;步驟四:打線:芯片上的打線點(diǎn)與封裝體引腳的內(nèi)部端點(diǎn)之間用細(xì)金線連接;步驟五:封裝前檢查:打線好的芯片通過目檢的形式進(jìn)行驗(yàn)收;步驟六:驗(yàn)收完畢后進(jìn)行封裝密封;本發(fā)明的有益效果是:本發(fā)明有助于滿足集成電路封裝良好的機(jī)械性和化學(xué)穩(wěn)定性的質(zhì)量要求,提高了封裝的效率;封裝時(shí)芯片表面與弧線制高點(diǎn)的距離控制在100um內(nèi),通過降低弧線高度,可縮減塑封體厚度,減少線弧擺動(dòng)問題,增強(qiáng)封裝可靠性。