一種提高數(shù)字電路功能驗證效率的驗證系統(tǒng)

基本信息

申請?zhí)?/td> CN201910088024.X 申請日 -
公開（公告）號 CN109885905A 公開（公告）日 2019-06-14
申請公布號 CN109885905A 申請公布日 2019-06-14
分類號 G06F17/50（2006.01）I 分類 計算；推算；計數(shù);
發(fā)明人 余紅江; 劉小強; 袁國順 申請（專利權(quán)）人 北京中科微電子技術(shù)有限公司
代理機構(gòu) 北京冠和權(quán)律師事務(wù)所 代理人 朱健;陳國軍
地址 100029 北京市朝陽區(qū)北土城西路11號微電子中心綜合樓七層
法律狀態(tài) -

摘要

摘要 本發(fā)明提供了一種提高數(shù)字電路功能驗證效率的驗證系統(tǒng)，該驗證系統(tǒng)主要采用Zynq UltraScale+MPSoC EG Devices作為驗證平臺來進行相應(yīng)的驗證操作，并且該驗證操作在執(zhí)行過程中能夠?qū)崿F(xiàn)軟件層和硬件層的有效分離，而分離后的硬件層只需要編譯一次，即使該軟件層發(fā)生改動后其也不需要對該硬件層重新編譯，這就避免了軟件層和硬件層不分離導(dǎo)致每次改動高層次語言編寫激勵時該硬件層都需要編譯的麻煩；此外，該驗證系統(tǒng)還設(shè)計和使用具有重復(fù)可用性的協(xié)議橋和驗證激勵，這提高了驗證系統(tǒng)的可移植性；在新的被驗設(shè)計DUT可直接利用具有重復(fù)可用性的協(xié)議橋或者驗證激勵的情況下，其大大減少新的驗證系統(tǒng)的搭建周期，從而減少了被驗設(shè)計DUT的功能驗證周期。